堆叠,关于堆叠的所有信息
-
豪威宣布发布款三层堆叠式BSI全局快门图像传感器OG0TB
豪威表示,这款超小尺寸图像传感器用于 AR VR MR 和 Metaverse(元宇宙)消费设备中的眼球和面部跟踪,封装尺寸仅为 1 64 毫米 ×1 64 毫米,采用 2 2 微米像素尺寸和 1 14 46 英寸光学格式(OF)。
-
英特尔在封装设计中开发一种嵌入式电感的全集成稳压器 用于控制芯片在3D-TSV堆叠系统中的功率
英特尔在俄勒冈州和亚利桑那州的团队使用 0 9nH-1 4nH 3D-TSV 基于封装嵌入式电感器开发了一种 FIVR,其效率比低退出调节器(LDO)高 37 6%,在 10mA-1A 负载范围内实现了平坦的效率,而无需相互通信。
-
美工程师采用类似乐高的设计 创建出一款可堆叠、可重新配置的AI芯片
团队据此制造了一个芯片,堆叠了3个图像识别“块”,每个“块”包括一个图像传感器、光通信层和人工突触阵列,用于对3个字母M、I或T中的一个进行分类。然后他们将随机字母的像素化图像
-
西部数据/铠侠今年量产162层第六代BiCS闪存 采用了162层NAND闪存堆叠技术
2020 年,西部数据公司和铠侠公司发布了第五代 BiCS 3D NAND,BiCS5 的设计使用了 112 层设计,密度相比上代增加了 40%。接口速度提高了 50%,达到 1 2GT s。第六代 BiCS NAND 的参数信息预计会在今年
-
三星SDI计划将在电动汽车电池生产中所使用的堆叠技术 用于智能手机电池的生产
与传统的电池生产技术相同,三星SDI的堆叠电池技术,可提高电动汽车电池的能量密度,外媒在报道中就表示,三星SDI希望将这一技术应用到智能手机和平板电脑所需电池的生产中,以提高电池
-
三星SDI计划将其目前用于电动汽车电池生产的堆叠技术应用于智能手机电池生产
据悉,三星 SDI 正在尝试将堆叠技术应用于其针对智能手机和平板电脑生产的电池,其将首先在韩国天安工厂的 M 生产线采用该技术。与此同时,消息人士称,三星 SDI 已经在中国天津的工厂建
-
AMD宣布全面推出世界首款采用3D芯片堆叠的数据中心CPU
AMD高级副总裁兼服务器业务部总经理Dan McNamara表示:“基于我们在数据中心一直以来的发展势头以及我们的多项行业首创,采用AMD 3D V-Cache技术的第三代AMD EPYC处理器展示了我们领先的设计与封
-
美光正式出货业内首款采用176层堆叠QLC NAND闪存的固态硬盘
与美光 96 层堆叠 QLC NAND 相比,176 层芯片将I O 吞吐速率提高了 33%,并将读取延迟降低了 24%。产品顺序读取速度最高 4500MB s,顺序写入速度 4000MB s;随机读写速度分别为 650K IOPS、700K IOPS。
-
IBM与三星共同开发VTFET芯片技术:将晶体管以垂直方式堆叠
IBM 和三星声称,该工艺有朝一日可能允许手机在一次充电的情况下使用一整个星期。他们说,这也可以使某些能源密集型的任务,包括加密工作,更加省电,从而减少对环境的影响。
-
SK海力士率先开发出HBM3 DRAM内存 采用多层堆叠工艺
这款 HBM3 内存提供 16GB 和 24GB 两种类型,分别为 8 层和 12 层堆叠,每层容量 2GB。工程师将单片芯片的高度磨削至 30 微米厚,相当于 A4 纸的三分之一。然后,使用 TSV 硅通孔技术将这些芯片堆叠
-
新材料使用堆叠的薄膜略微旋转 以防止热量在层间传递
该研究的第一作者Shi En Kim说: "电子学的最大挑战之一是在这种规模下处理热量,因为电子学的一些组件在高温下非常不稳定。但是,如果我们能使用一种既能导热又能在不同方向隔热的材料,
-
索尼推出首款面向汽车dToF激光雷达堆叠式SPAD深度传感器
在用于激光雷达测距的诸多方法之中,SPAD 像素用作 dToF 传感器中的一种探测元素,它根据光源发射的光被物体反射后返回到传感器的飞行时间(时间差),来测量到物体的距离。索尼利用在 CMOS
-
索尼宣布即将发布两款堆叠式事件监测视觉传感器
这两款新的传感器采用堆叠式技术,利用索尼专有的 Cu-Cu 连接技术,实现了业界最小 的4 86μm 像素尺寸。除了以低功耗运行并实现高速度、低延迟、高时间分辨率的数据输出外,这两款传感器
-
索尼宣布推出行业首创的直接飞行时间堆叠式SPAD深度传感器IMX459
科普:SPAD 是一种像素结构,可利用雪崩倍增技术,将单个入射光子的电子放大,从而形成雪崩式叠加。在用于激光雷达测距的诸多方法之中,SPAD 像素用作 dToF 传感
-
灵明光子发布国内首款采用全球先进背照式3D堆叠工艺技术的dToF单光子成像传感器
此次灵明光子发布的代号为 ADS3003 的 dToF 单光子成像传感器,物理分辨率达到了 240*160,面阵尺寸 0 35 英寸采用背照式 3D 堆叠工艺,室内环境下测量距离可达 15 米,室外环境下可达 5 米,帧率
-
美光发布第五代3D NAND闪存技术 达到了创纪录的176层堆叠
美光、Intel合作时,走的是浮动栅极闪存单元架构,独立后转向电荷捕获(charge-trap)闪存单元架构,第一代为128层堆叠,但更多的是过渡性质,用来发现、解决新架构设计的各种问题。
-
Intel推出Foveros技术 全新逻辑晶圆3D堆叠
逻辑晶圆3D堆叠技术:继2018年推出EMIB(嵌入式多晶片互连桥接)2D封装技术之后,Intel此次展示了业界首创的名为Foveros的全新逻辑晶圆3D堆叠
-
英特尔宣布开发出堆叠电路 希望重新夺回芯片制造领先地位
北京时间12月12日晚间消息,英特尔公司今日宣布,已开发出一种将计算电路堆叠在一起的方法,希望重新夺回其在芯片制造技术方面的领先地位。